『意外な落とし穴』
とある無料のノイズ対策のセミナーに参加しました。
こういった無料セミナーは取り扱っている商品の宣伝が主な目的とされていますが、
必ず有益なお土産（情報）も用意されているもの。
さて、今回は何が出てくるかと楽しみにしながら受講していたのですが、大変面白い
お話しが聞けましたので紹介したいと思います。
同じ回路図、部品、基板外形のものを数グループが基板設計を行い、放射ノイズの
測定を行ったという内容なのですが、測定結果で大きな差異がありました。
試作設計⇒測定⇒ノイズ対策⇒最終測定結果という流れで進められた最終結果にて
試作時から改善したグループもあれば逆に悪化したグループもあったのです。
一体何事が起きた結果なのか、大変興味が湧いたのは言うまでもありません。
200MHz放射ノイズが増えたグループと減ったグループの大きな違いは皆さまが
昔からよくご存じのIC“244”のGNDの処理の仕方によるものでした。
私自身、このIC・・信号はそれほど高速という訳ではなく、何気にインターフェースの
直近に配置し普通に配線を行い、外層にベタを設けてGND補強を適度に実施して
いたぐらいです。
実験での基板では多層（４層）基板として設計がされておりますが、ICの貫通電流
のルートは3層の電源層からパスコン⇒ICの電源ピン⇒IC内部⇒ICのGNDピン
⇒2層のGND層⇒パスコンへとループしていき２層のGND層（ベタ）から基板全体
にノイズが拡散していくというものでした。
ではこの貫通電流のルートを２層を通さないようにするにはどうすれば良いかというと、
ICの実装面（１層）においてIC直下をGNDのベタを設けてやれば良いということです。
但しここで注意が必要なのは、１層のGNDベタが基板全域に設けているGNDベタと
分離（ICの下部だけで島のようにすれば良い）してやること。
IC直下のGNDに内層への補強VIAを打たないこと。
この2点になります。
（IC直下のGNDベタに空いているVIAはパスコンのVIAとICのVIAのみ）
ノイズで厄介なのは発生した周波数の倍数のノイズが乗ってくるので、他のデバイスの
動作に悪影響を及ぼす可能性が増すことです。
文章のみでイメージ出来ましたでしょうか。
設計に携わっておられる方は心の片隅に置いて頂ければ幸いです。